전자공학

도체·부도체·반도체를 가르는 것은 가득 찬 가전자대와 빈 전도대 사이의 띠틈이다. 틈을 직접 키우고 줄여 자유 캐리어 수가 exp(-Eg/2kT)로 매달리는 것을 본다.

5가 공여자는 자유전자를, 3가 받개는 정공을 다수로 만든다. 가운데 원자를 바꿔 보며 불순물의 원자가 전자 수가 다수 캐리어를 정하고 결정은 중성을 유지함을 본다.

캐리어는 전기장이 미는 드리프트와 농도 차가 퍼뜨리는 확산으로 움직인다. 두 메커니즘을 따로 켜 전체 전류 J = qnμE + qD(dn/dx)가 어떻게 완성되는지 본다.

n형과 p형을 붙이면 다수 캐리어가 확산으로 건너가고 고정 도펀트 이온이 드러나 공핍층과 내부 전위 장벽을 세운다. 드리프트가 확산을 상쇄해 알짜 전류 0의 평형에 이르는 과정을 단계별로 본다.

pn 접합에 외부 전압을 걸면 한 방향으로만 흐른다. 바이어스를 역방향에서 순방향으로 쓸어 보며, 순방향에서 전류가 지수적으로 폭증하고 역방향에서 차단되는 정류의 바탕을 본다.

한방향 밸브 하나로 신호의 모양을 바꾼다. 문턱을 직접 내려 봉우리를 잘라 내는 클리핑을 보고, 직렬 커패시터로 파형을 통째로 옮기는 클램핑으로 이어 같은 원리의 두 쓰임을 본다.

제너 다이오드는 일부러 역방향 항복에서 동작한다. 입력 전압을 올려 보며, 항복 전압 Vz를 넘으면 출력이 더는 따라 오르지 않고 Vz에 고정되는 정전압을 본다.

다이오드 네 개가 교류의 음의 반주기마저 위로 접어 전파 정류한다. 평활 커패시터를 키워 가며, 울퉁불퉁한 맥동이 어떻게 거의 평평한 직류로 다듬어지는지 본다.

BJT는 얇은 베이스를 사이에 둔 두 pn 접합이다. 베이스 전류를 올려 보며, 에미터가 쏟아부은 캐리어가 얇은 베이스를 가로질러 컬렉터로 휩쓸려 가 작은 베이스 전류가 β배 큰 컬렉터 전류를 제어하는 것을 본다.

증폭에 쓰기 전에 트랜지스터를 부하선 위 한 점에 자리 잡는다. 바이어스를 바꿔 동작점 Q를 옮겨 보며, Vce가 Vcc의 절반인 중앙에서 신호 스윙 여유가 최대가 됨을 본다.

동작점 둘레의 작은 신호에게 트랜지스터는 선형 소자다. 신호 진폭을 줄여 보며, 지수 곡선이 직선처럼 보여 ic = gm vbe가 되고 트랜지스터가 rπ과 전류원으로 된 소신호 모델로 바뀌는 것을 본다.

소신호 모델을 회로에 넣어 처음으로 전압 이득을 만든다. 컬렉터 저항을 키워 보며, 신호 전류가 Rc에서 전압이 되어 출력이 입력의 -gm Rc배로 커지고 반전되는 것을 본다.

증폭기는 소스와 부하 사이에 놓인다. 부하 저항을 바꿔 보며, 입력 임피던스 rπ과 출력 임피던스 Rc가 분압과 병렬을 이뤄 실제 이득 Av = -gm (Rc || RL)이 무부하 값보다 깎이는 것을 본다.

MOSFET은 전류가 아니라 게이트에 건 전압으로 채널을 연다. 게이트 전압을 올려 보며, 절연 게이트라 입력 임피던스가 매우 크고 Vgs가 문턱 Vth를 넘는 순간 소스와 드레인을 잇는 채널이 생기는 것을 본다.

채널이 생긴 뒤 전류는 드레인 전압 Vds가 가른다. Vds를 올려 보며, 작은 Vds의 선형(저항) 영역과 Vds가 오버드라이브를 넘어 채널이 핀치오프되는 포화(전류원) 영역으로 갈리는 것을 본다.

포화 동작점 둘레에서 MOSFET은 선형이다. 오버드라이브를 옮겨 보며, 제곱 곡선의 접선 기울기 gm = k Vov = √(2k Id)가 BJT와 달리 전류의 제곱근으로만 자라고, 절연 게이트라 입력이 열려 있음을 본다.

MOSFET 소신호 모델을 회로에 넣어 전압 이득을 만든다. 드레인 저항을 키워 보며, 출력이 -gm Rd배로 반전되어 공통이미터와 같은 꼴이면서도 절연 게이트라 입력 임피던스가 거의 무한대임을 본다.

NMOS와 PMOS를 상보로 짝지은 CMOS 인버터를 본다. 입력 전압을 쓸어 보며, 출력이 깨끗이 반전되면서도 어느 안정 상태에서든 한쪽이 꺼져 정적 전력이 거의 0인 까닭을 본다.

연산증폭기의 입력단인 차동증폭단을 본다. 두 입력의 차를 벌려 보며, 함께 나눠 갖는 꼬리 전류가 한쪽으로 쏠려 차동 출력 vod=Ad vdiff를 만들고, 공통 신호는 합이 일정해 거부됨(CMRR)을 본다.

실제 연산증폭기의 이득은 무한도 평탄도 아니다. 닫힌 이득을 낮춰 보며, 이득을 줄인 만큼 대역폭이 넓어지고 그 곱 GBW=Acl·fc가 단위이득 주파수로 늘 일정함을 본다.

GBW가 작은 신호 한계라면, 큰 신호에는 슬루레이트라는 벽이 있다. 입력 주파수를 높여 보며, 출력이 SR=Imax/C보다 빨리 변하지 못해 사인이 삼각으로 일그러지고, 레일 클리핑까지 더해진 큰 신호 한계를 본다.

커패시터의 임피던스가 주파수를 타는 성질을 연산증폭기와 엮은 능동 필터를 본다. 입력 주파수를 쓸어 보며, 컷오프 fc=1/(2πRC) 아래는 통과하고 위는 -20 dB/dec로 차단되며 op-amp가 이득과 버퍼를 더함을 본다.

이상적 스위치는 켜지면 전압이 0, 꺼지면 전류가 0이라 소비 전력이 거의 0이다. 변환비를 쓸어 보며, 차이를 열로 태우는 선형 방식(η=Vout/Vin)과 달리 입력을 토막 내 LC로 평균 내는 스위칭(Vout=D·Vin)이 변환비와 무관하게 효율을 높게 유지함을 본다.

전력 MOSFET은 F1의 이상적 스위치이지만 두 가지로 손실을 낸다. 스위칭 주파수를 쓸어 보며, 주파수와 무관한 도통 손실(P_cond=I²Ron·D)과 주파수에 비례하는 스위칭 손실(P_sw=½VI·tsw·fsw)이 효율의 천장과 발열을 정하고, 그래서 더 낮은 Ron과 더 빠른 전환의 소자(GaN·SiC)를 좇음을 본다.