D5 · MOSFET

CMOS 인버터: 뒤집되 전력은 거의 쓰지 않는다

MOSFET이 세상을 크게 바꾼 무대는 디지털이다. NMOS와 PMOS 한 쌍에 걸린 입력 전압을 직접 쓸어 가며, 출력이 깨끗하게 뒤집히는데도 어느 한쪽에 머물러 있을 때는 전류가 거의 흐르지 않는 이유를 확인한다.

입력을 쓸어 출력이 뒤집히는 순간을 잡는다

곡선은 입력 전압 Vin에 대한 출력 전압 Vout, 곧 전달 특성이다. 입력을 0에서 Vdd까지 옮기면 출력은 낮은 입력에서 위쪽 레일에 붙어 있다가 전원 전압의 절반 근처에서 가파르게 떨어지고, 높은 입력에서는 바닥에 붙는다. 옅은 붉은 봉우리는 전환하는 동안에만 잠깐 흐르는 관통 전류이고, 곡선 위에 적힌 두 이름은 그 구간에서 켜져 있는 트랜지스터를 가리켜요.

입력 전압 VinVin = 0.90 V

전달 특성 위 작동점

Vin = 0.90 V   →   Vout = 0.90 V

입력이 가운데 근처다. NMOS와 PMOS가 둘 다 어중간하게 켜져 전원에서 접지로 관통 전류가 잠깐 흐르고, 출력도 어느 논리값이라 부르기 어려운 중간에 걸려 있어요.

전환 중 · 관통 전류

상보 한 쌍, 위는 PMOS 아래는 NMOS

CMOS 인버터는 두 종류의 MOSFET을 위아래로 짝짓는다. 위의 PMOS는 소스를 전원 Vdd에 두고, 아래의 NMOS는 소스를 접지에 둔다. 두 게이트는 함께 입력에, 두 드레인은 함께 출력에 묶인다. 둘은 서로를 채우는 상보 관계다. NMOS는 게이트가 높을 때 켜지고 PMOS는 게이트가 낮을 때 켜지므로, 같은 입력을 받아도 늘 반대로 움직인다. PMOS의 정공은 NMOS의 전자보다 느려서, 두 쪽이 같은 힘으로 당기도록 PMOS를 보통 더 넓게 만든다. 그렇게 맞추면 출력이 뒤집히는 점이 전원 전압의 절반 근처에 온다.

입력 0이면 출력 1, 입력 1이면 출력 0

입력이 낮을 때(0) NMOS는 게이트 전압이 문턱에 못 미쳐 꺼지고, PMOS는 게이트가 전원보다 충분히 낮아 켜진다. 켜진 PMOS가 출력을 전원에 단단히 이어 출력은 높다(1). 입력이 높을 때(1)는 거꾸로 NMOS만 켜져 출력을 접지에 이으므로 출력은 낮다(0). 어느 쪽이든 켜진 소자가 출력을 한 레일에 끌어다 붙이니, 출력은 입력을 깨끗이 뒤집은 값이에요.

정적 전력이 거의 0

여기에 CMOS의 핵심이 있다. 어느 안정 상태에서든 두 트랜지스터 가운데 정확히 하나는 완전히 꺼져 있어, 전원에서 접지까지 곧장 이어지는 전류 경로가 없다. 정적 전류가 없으니 가만히 있는 게이트는 전력을 거의 쓰지 않는다. 전류가 흐르는 때는 입력이 바뀌는 짧은 순간뿐이고, 그때 흐르는 것은 두 소자가 잠깐 함께 켜지며 생기는 관통 전류와 출력에 달린 부하 용량을 채우고 비우는 전류다. 그래서 전력은 스위칭할 때만 들고, 동적 전력 P ∝ C Vdd² f는 전원 전압의 제곱에 비례해요. 전압을 조금만 낮춰도 전력이 크게 주는 까닭이 여기 있다. 정적 전력이 거의 0이라는 이 성질 덕에 한 칩에 수십억 개 게이트를 넣고도 녹지 않는다. 다만 아주 작게 만든 요즘 트랜지스터에서는 꺼진 쪽으로도 누설 전류가 조금씩 새어, 이 누설이 무시할 수 없는 몫이 되었다.

관찰Vin = 0 → Vout = Vdd

입력이 0이면 출력은 Vdd, 곧 논리 1이에요.

고르기Vin = 0: ? on

입력이 0이면 PMOS가 켜져 출력을 전원 쪽으로 끌어올려요.

빈칸Istatic ≈ ?

안정 상태에서는 한쪽이 꺼져 있어 정적 전류가 거의 0이에요.

스스로P ∝ C Vdd² ?

전력은 스위칭할 때만 들고, 스위칭 주파수에 비례해요.

첫 화면으로 돌아가서

입력을 한쪽 끝에 두면 출력은 반대편 레일에 깨끗이 붙었고, 관통 전류 봉우리는 거의 0이었다. 입력을 가운데로 옮기자 출력이 가파르게 뒤집히며 봉우리가 잠깐 솟았다. 이 한 장의 그래프에 CMOS의 두 성질이 다 들어 있다. 상보 한 쌍은 입력을 깨끗이 뒤집고, 안정 상태에서는 한쪽이 꺼져 전원에서 접지로 가는 길이 끊기므로 정적 전력이 거의 0이다. 전류는 뒤집히는 순간에만 흐른다. 이 단순한 인버터가 모든 디지털 논리의 벽돌이고, 거의 0인 정적 전력 덕에 손바닥만 한 칩에 수십억 개 게이트를 담을 수 있게 되었어요.

CMOS 인버터는 PMOS(위·Vdd로 당김)와 NMOS(아래·접지로 당김)의 게이트를 입력에, 드레인을 출력에 함께 묶은 상보 한 쌍이다. 입력이 0이면 PMOS만 켜져 출력이 Vdd(=1)가 되고, 입력이 1이면 NMOS만 켜져 출력이 0이 된다(반전). 어느 안정 상태에서도 한쪽이 꺼져 Vdd-접지 관통 경로가 없으므로 정적 전력이 거의 0이다. 전류는 스위칭하는 순간에만 흐르고, 동적 전력은 P ∝ C Vdd² f, 곧 스위칭 주파수에 비례한다. 거의 0인 정적 전력이 수십억 게이트의 디지털 집적을 가능하게 했다.

이어지는 흐름

BJT와 MOSFET, 두 트랜지스터로 증폭과 논리를 모두 다뤘다. 다음 묶음에서는 이 소자들을 모아 만든 연산증폭기를 실제 한계와 함께 살핀다. 첫 유닛은 연산증폭기의 입구에 해당하는 차동증폭단이다. 두 입력의 차이만 골라 키우고 두 입력에 함께 실린 잡음은 누르는 구조라, 깨끗한 증폭이 여기서 시작돼요.