이상 연산증폭기와 가상 단락
저항비 하나로 이득을 설계한다
그림은 비반전 증폭기로, 입력은 + 단자로 들어가고 출력은 두 저항을 거쳐 − 단자로 되돌아온다. 피드백 저항비 Rf/Rg를 바꾸면 출력 쪽 금색 화살표의 길이, 곧 이득이 (1 + Rf/Rg)배로 늘어난다. 점선 표시에 화살표 끝이 닿도록, 출력이 입력의 정확히 3배가 되는 저항비를 찾는다.
두 규칙: 가상 단락과 입력 전류 0
이상 op-amp는 두 입력 사이의 아주 작은 전압 차를 무한대에 가깝게 증폭한다. 출력이 피드백을 거쳐 반전 입력으로 되돌아오면 op-amp는 그 차이를 0으로 줄이는 쪽으로 출력을 조정하고, 그 결과 두 입력 전압이 같아진다. 이것이 가상 단락이다. 또 입력 저항이 무한대라 입력 단자로는 전류가 전혀 흐르지 않는다.
두 규칙이 이득을 저항비로 만든다
비반전 증폭기에서 입력은 + 단자로 들어가고, 출력은 Rf와 Rg로 나눈 전압을 반전 입력으로 돌려보낸다. 가상 단락이라 반전 입력의 전압은 입력 전압과 같고, 입력 전류가 0이라 Rg에 흐른 전류가 그대로 Rf에도 흐른다. 두 조건을 풀면 출력은 입력의 1 + Rf/Rg배가 된다. op-amp의 큰 이득은 식에서 사라지고 바깥 저항의 비만 남는 것이다.
그래서 회로가 안정적이고 예측 가능하다
op-amp 하나하나의 이득은 제각각이고 온도에 따라서도 변하지만, 피드백을 걸어 만든 증폭기의 이득은 저항 두 개의 비로 정해진다. 그래서 정밀한 저항을 고르면 정밀한 이득을 얻는다. 가상 단락은 반전 증폭기, 가산기, 적분기처럼 수많은 회로를 푸는 첫 열쇠이고, 회로마다 입력을 어디에 넣고 피드백을 어떻게 거느냐만 바뀐다.
첫 화면으로 돌아가서
피드백비를 바꾸자 금색 화살표가 늘어나며 출력이 입력의 (1 + Rf/Rg)배로 자랐고, Rf/Rg = 2에서 정확히 3배가 되어 점선에 닿았다. op-amp 자체의 어마어마한 이득은 식 어디에도 남지 않았다. 음의 피드백이 두 입력을 같게 묶고 입력 전류를 0으로 둔 덕분에, 이득은 오직 두 저항의 비에 달려 있었던 것이다.