D5 · MOSFET

CMOSインバータ: 反転しつつ電力をほとんど使わない

MOSFETが世界を変えた舞台はデジタルだ。NMOSとPMOSの一対に入力電圧を自分で掃き、出力がきれいに反転しつつ、安定状態では電流がほとんど流れない理由を見る。

入力を掃いて出力が反転するのを見る

曲線は入力電圧Vinに対する出力電圧Vout、すなわち伝達特性だ。入力を0からVddへ掃こう。出力は低い入力で高く張り付き、中央で急に落ちる。薄い山は遷移の途中だけ一瞬流れる貫通電流だ。

入力電圧 VinVin = 0.90 V

伝達特性上の動作点

Vin = 0.90 V   →   Vout = 0.90 V

入力が中央付近だ。NMOSとPMOSが両方中途半端に入り、Vddから接地へ貫通電流が一瞬流れる。出力もどの論理値でもない中間だ。

遷移中 · 貫通電流

相補の一対、上はPMOS下はNMOS

CMOSインバータは二種類のMOSFETを上下に組む。上はPMOSがソースを電源Vddに、下はNMOSがソースを接地に置く。二つのゲートは共に入力へ、二つのドレインは共に出力へつながる。両者は相補的だ。NMOSはゲートが高いとき入り、PMOSはゲートが低いとき入る。だから同じ入力を受けても二つは常に逆に反応する。

入力0で出力1、入力1で出力0

入力が低いとき(0)、NMOSはゲートがしきい値に届かず切れ、PMOSはゲートがVddより十分低く入る。入ったPMOSが出力をVddにしっかりつなぎ出力は高い(1)。入力が高いとき(1)は正反対で、NMOSだけが入り出力を接地につなぎ出力は低い(0)。どちらの場合も、入った一方が出力を一つの電源レールへ力強く引き寄せる。だから出力は入力のきれいな反転だ。

静的電力がほぼ0

ここにCMOSの魔法がある。どの安定状態でも、二つのトランジスタのうち正確に一つが完全に切れている。だからVddから接地へ真っ直ぐ流れる電流経路がそもそもない。静的電流がないので、じっとしているゲートは電力をほとんど使わない。電流は入力が反転する短い遷移の瞬間だけ、二つの素子が一瞬一緒に入る貫通電流と、負荷を充放電する電流だけだ。だから動的電力はP ∝ C Vdd² fでスイッチング時のみかかる。静的電力がほぼ0というこの性質が、一つのチップに数十億のゲートを入れても溶けないデジタル集積の土台だ。

観察Vin = 0 → Vout = Vdd

入力0で出力はVdd、すなわち論理1だ。

選ぶVin = 0: ? on

入力0でPMOSが入り出力をVddへ引く。

空欄Istatic ≈ ?

安定状態では一方が切れ静的電流はほぼ0だ。

自分でP ∝ C Vdd² ?

電力はスイッチング時のみかかり、周波数に比例する。

最初の画面に戻ると

入力を片端に置くと出力は反対のレールに綺麗に張り付き、貫通電流の山はほぼ0だった。入力を中央へ移すと出力が急に反転し、その山が一瞬伸びた。その形がCMOSの二つの顔をすべて見せる。相補の一対が入力を綺麗に反転し、安定状態では一方が切れVddから接地への道が断たれ静的電力がほぼ0だということ。電流は反転する瞬間だけ流れる。この単純なインバータがあらゆるデジタル論理の煉瓦で、そのほぼ0の静的電力が手の中のチップに数十億のゲートを収められるようにした。

CMOSインバータはPMOS(上·Vddへ引く)とNMOS(下·接地へ引く)を、ゲートは入力に、ドレインは出力に組んだ相補の一対だ。入力0でPMOSだけ入り出力はVdd(=1)、入力1でNMOSだけ入り出力は0(反転)。どの安定状態でも一方が切れVdd-接地の貫通経路がないので静的電力がほぼ0だ。電流はスイッチング時のみ流れ、動的電力P ∝ C Vdd² f。このほぼ0の静的電力が数十億ゲートのデジタル集積を可能にした。

次へつながる流れ

BJTとMOSFET、二つのトランジスタで増幅と論理の両方を見た。次の束ではこれらの素子を集めて作る演算増幅器を、実際の限界とともに扱う。最初のユニットは演算増幅器の口に当たる差動増幅段だ。二つの入力の差だけを選んで増幅し共通の雑音を一緒に抑え、きれいな増幅の出発点を作る。