D5 · MOSFET

CMOSインバータ: 反転しつつ電力をほとんど使わない

MOSFET が世界を大きく変えた舞台はデジタルです。NMOS と PMOS の一対にかかる入力電圧を自分で動かしながら、出力がきれいに反転するのに、どちらか一方に落ち着いているときは電流がほとんど流れない理由を確かめます。

入力を動かして、出力が反転する瞬間をとらえる

曲線は入力電圧 Vin に対する出力電圧 Vout、つまり伝達特性です。入力を 0 から Vdd まで動かすと、出力は低い入力では上のレールに張りつき、電源電圧の半分あたりで急に落ち、高い入力では底に張りつきます。薄い赤の山は切り替わる間だけ一瞬流れる貫通電流で、曲線の上に書かれた二つの名前は、その区間でオンになっているトランジスタを示します。

入力電圧 VinVin = 0.90 V

伝達特性上の動作点

Vin = 0.90 V   →   Vout = 0.90 V

入力は真ん中付近です。NMOS と PMOS がどちらも中途半端にオンになり、電源から接地へ貫通電流が一瞬流れます。出力もどちらの論理値とも言えない中間にあります。

遷移中 · 貫通電流

相補の一対、上はPMOS下はNMOS

CMOS インバータは二種類の MOSFET を上下に組み合わせます。上の PMOS はソースを電源 Vdd に、下の NMOS はソースを接地につなぎます。二つのゲートはまとめて入力に、二つのドレインはまとめて出力に結ばれます。二つは相補的です。NMOS はゲートが高いときにオンになり、PMOS はゲートが低いときにオンになるので、同じ入力を受けても常に逆に動きます。PMOS の正孔は NMOS の電子より動きが遅いため、両側が同じ強さで引くように、PMOS は普通幅を広く作ります。そうそろえると、出力が反転する点は電源電圧の半分あたりに来ます。

入力0で出力1、入力1で出力0

入力が低いとき(0)、NMOS はゲート電圧がしきい値に届かずオフになり、PMOS はゲートが電源より十分低いのでオンになります。オンになった PMOS が出力を電源にしっかりつなぐので、出力は高くなります(1)。入力が高いとき(1)は逆に NMOS だけがオンになって出力を接地につなぎ、出力は低くなります(0)。どちらの場合も、オンの素子が出力を片方のレールへ引き寄せるので、出力は入力をきれいに反転した値になります。

静的電力がほぼ0

ここに CMOS の要があります。どの安定状態でも、二つのトランジスタのうちちょうど一つが完全にオフなので、電源から接地へまっすぐ流れる電流経路がありません。静的電流がないので、じっとしているゲートは電力をほとんど使いません。電流が流れるのは入力が変わる短い瞬間だけで、そのとき流れるのは、二つの素子が一瞬一緒にオンになって生じる貫通電流と、出力につながった負荷容量を充放電する電流です。だから電力はスイッチングのときだけかかり、動的電力 P ∝ C Vdd² f は電源電圧の二乗に比例します。電圧を少し下げるだけで電力が大きく減るのはこのためです。静的電力がほぼ 0 というこの性質のおかげで、一つのチップに数十億のゲートを入れても溶けません。ただし、ごく小さく作った最近のトランジスタでは、オフの側からもリーク電流が少しずつ漏れ、このリークが無視できない割合になっています。

観察Vin = 0 → Vout = Vdd

入力が 0 なら、出力は Vdd、つまり論理 1 です。

選ぶVin = 0: ? on

入力が 0 なら PMOS がオンになり、出力を電源側へ引き上げます。

空欄Istatic ≈ ?

安定状態では一方がオフなので、静的電流はほぼ 0 です。

自分でP ∝ C Vdd² ?

電力はスイッチングのときだけかかり、スイッチング周波数に比例します。

最初の画面に戻ると

入力を片方の端に置くと、出力は反対側のレールにきれいに張りつき、貫通電流の山はほぼ 0 でした。入力を真ん中へ動かすと、出力が急に反転し、山が一瞬立ち上がりました。この一枚のグラフに CMOS の二つの性質が両方入っています。相補の一対は入力をきれいに反転し、安定状態では一方がオフで電源から接地への道が切れるので、静的電力はほぼ 0 です。電流は反転する瞬間にしか流れません。この単純なインバータがすべてのデジタル論理のれんがであり、ほぼ 0 の静的電力のおかげで、手のひらに収まるチップに数十億のゲートを載せられるようになりました。

CMOS インバータは、PMOS(上・Vdd へ引く)と NMOS(下・接地へ引く)のゲートを入力に、ドレインを出力にまとめて結んだ相補の一対です。入力が 0 なら PMOS だけがオンになって出力は Vdd(=1)に、入力が 1 なら NMOS だけがオンになって出力は 0 になります(反転)。どの安定状態でも一方がオフなので Vdd から接地への貫通経路がなく、静的電力はほぼ 0 です。電流はスイッチングの瞬間にしか流れず、動的電力は P ∝ C Vdd² f、つまりスイッチング周波数に比例します。このほぼ 0 の静的電力が、数十億ゲートのデジタル集積を可能にしました。

次へつながる流れ

BJT と MOSFET、二つのトランジスタで増幅と論理の両方を扱いました。次のまとまりでは、これらの素子を集めて作った演算増幅器を、実際の限界とともに見ていきます。最初のユニットは演算増幅器の入口にあたる差動増幅段です。二つの入力の差だけを選んで増幅し、両方に一緒に乗った雑音は抑える構造なので、きれいな増幅はここから始まります。