D5 · MOSFET

El inversor CMOS: invierte y casi no gasta energía

El escenario donde el MOSFET cambió el mundo es el digital. Recorres tú mismo la tensión de entrada aplicada a un par NMOS-PMOS y descubres por qué la salida se invierte con limpieza y, sin embargo, casi no circula corriente mientras reposa en uno de los dos lados.

Recorre la entrada y atrapa el momento en que la salida se invierte

La curva muestra la tensión de salida Vout frente a la tensión de entrada Vin, es decir, la característica de transferencia. Al mover la entrada de 0 a Vdd, la salida se mantiene pegada al riel superior con entradas bajas, cae de golpe cerca de la mitad de la tensión de alimentación y se queda abajo con entradas altas. La joroba roja tenue es la corriente de paso directo, que solo circula durante la transición, y los dos nombres escritos sobre la curva indican qué transistor conduce en cada tramo.

Tensión de entrada VinVin = 0.90 V

Punto de trabajo en la curva de transferencia

Vin = 0.90 V   →   Vout = 0.90 V

La entrada está cerca del centro. El NMOS y el PMOS conducen a medias, así que una corriente de paso directo circula un instante de la alimentación a tierra, y la salida queda en un punto intermedio que no es ningún valor lógico.

Conmutando · corriente de paso directo

Un par complementario, PMOS arriba, NMOS abajo

Un inversor CMOS empareja dos tipos de MOSFET, uno encima del otro. El PMOS de arriba tiene la fuente conectada a la alimentación Vdd, y el NMOS de abajo la tiene conectada a tierra. Las dos puertas se unen en la entrada y los dos drenadores en la salida. Son complementarios. El NMOS conduce cuando su puerta está alta y el PMOS conduce cuando su puerta está baja, así que ante la misma entrada siempre reaccionan al revés. Los huecos del PMOS se mueven más despacio que los electrones del NMOS, por eso el PMOS suele fabricarse más ancho, para que ambos lados tiren con la misma fuerza. Con ese equilibrio, el punto donde la salida se invierte queda cerca de la mitad de la tensión de alimentación.

Entrada 0 da salida 1, entrada 1 da salida 0

Con la entrada baja (0), la tensión de puerta del NMOS no llega al umbral y se apaga, mientras que la puerta del PMOS queda bastante por debajo de la alimentación y conduce. El PMOS encendido une la salida con firmeza a la alimentación, así que la salida está alta (1). Con la entrada alta (1) ocurre lo contrario: solo conduce el NMOS, que une la salida a tierra, y la salida está baja (0). En ambos casos, el dispositivo encendido lleva la salida a uno de los rieles, y la salida es la inversión limpia de la entrada.

Potencia estática casi 0

Aquí está la clave del CMOS. En cualquier estado estable, exactamente uno de los dos transistores está totalmente apagado, así que no hay ningún camino de corriente directo de la alimentación a tierra. Sin corriente estática, una puerta lógica en reposo casi no consume potencia. La corriente solo circula en el breve instante en que cambia la entrada, y lo que circula entonces es la corriente de paso directo mientras ambos dispositivos conducen un momento, más la corriente que carga y descarga la capacidad de carga de la salida. Por eso solo se gasta potencia al conmutar, y la potencia dinámica P ∝ C Vdd² f crece con el cuadrado de la tensión de alimentación. Por esa razón, bajar un poco la tensión reduce mucho la potencia. Gracias a que la potencia estática es casi 0, un chip puede albergar miles de millones de puertas lógicas sin fundirse. Sin embargo, en los transistores actuales, muy pequeños, se escapa algo de corriente de fuga incluso por el lado apagado, y esa fuga ya es una parte que no se puede ignorar.

ObservaVin = 0 → Vout = Vdd

Si la entrada es 0, la salida es Vdd, es decir, el 1 lógico.

EligeVin = 0: ? on

Si la entrada es 0, el PMOS conduce y lleva la salida hacia la alimentación.

CompletaIstatic ≈ ?

En un estado estable un lado está apagado, así que la corriente estática es casi 0.

Por tu cuentaP ∝ C Vdd² ?

Solo se gasta potencia al conmutar, y es proporcional a la frecuencia de conmutación.

De vuelta a la primera pantalla

Con la entrada en un extremo, la salida quedaba limpia en el riel opuesto y la joroba de corriente de paso directo era casi 0. Al llevar la entrada al centro, la salida se invirtió de golpe y la joroba subió un instante. Esta sola gráfica reúne las dos caras del CMOS. El par complementario invierte la entrada con limpieza, y en estado estable un lado está apagado, lo que corta el camino de la alimentación a tierra, así que la potencia estática es casi 0. La corriente solo circula en el instante de la inversión. Este inversor sencillo es el ladrillo de toda la lógica digital, y su potencia estática casi 0 permitió poner miles de millones de puertas lógicas en un chip que cabe en la mano.

Un inversor CMOS es un par complementario formado por un PMOS (arriba, tira hacia Vdd) y un NMOS (abajo, tira hacia tierra), con las puertas unidas en la entrada y los drenadores unidos en la salida. Si la entrada es 0, solo conduce el PMOS y la salida es Vdd (=1); si la entrada es 1, solo conduce el NMOS y la salida es 0 (inversión). En cualquier estado estable un lado está apagado, así que no hay camino de paso directo entre Vdd y tierra y la potencia estática es casi 0. La corriente solo circula al conmutar, y la potencia dinámica es P ∝ C Vdd² f, es decir, proporcional a la frecuencia de conmutación. Esta potencia estática casi 0 hizo posible la integración digital de miles de millones de puertas lógicas.

Lo que sigue

Con dos transistores, el BJT y el MOSFET, ya hemos visto tanto la amplificación como la lógica. El siguiente grupo trata el amplificador operacional construido con estos dispositivos, junto con sus límites reales. La primera unidad es la etapa diferencial, la entrada del amplificador operacional. Amplifica solo la diferencia entre dos entradas y atenúa el ruido que llega a ambas a la vez, así que la amplificación limpia empieza ahí.