회로이론 및 제어공학›3장 회로망 해석

회로망 정리

Network Theorems

복잡한 회로를 간단히 푸는 '비법' 모음

🔍 왜 회로망 정리가 필요한가?

①KVL/KCL만으로도 모든 회로를 풀 수 있지만, 연립방정식이 너무 커진다

②회로망 정리: "특정 조건에서 회로를 단순화"하는 수학적 도구들

③비유: 복잡한 도시 지도에서 목적지까지의 "지름길"을 찾는 것

⚡ 중첩의 정리

①선형 회로에서 여러 전원이 있으면 — 각 전원을 하나씩만 켜고 나머지는 끈다

②전압원 OFF → 단락(Short Circuit), 전류원 OFF → 개방(Open Circuit)

③각각의 응답을 구해서 더하면 = 원래 회로의 응답 (선형성 덕분)

테브난 등가: 어떤 회로든 V + R 하나로

V_Th (테브난 전압)24 V

R_Th (테브난 저항)8 Ω

R_L (부하 저항)8 Ω

🔑 핵심 관찰

①R_L = R_Th = 8Ω일 때 부하에 최대 전력이 전달된다 (최대전력전달 정리)

②현재 P_L = 18.0W, 최대 = 18.0W

③R_L을 바꿔보면 R_L = R_Th 부근에서 전력 바가 최대가 되는 것을 확인할 수 있다

핵심 회로망 정리 공식

테브난 정리

V_Th = V_oc, R_Th = V_oc / I_sc

V_oc: 단자 개방전압, I_sc: 단자 단락전류. 복잡한 회로를 V_Th + R_Th 직렬로 등가.

노턴 정리

I_N = I_sc, R_N = R_Th

테브난의 쌍대. 전류원 I_N과 병렬 R_N으로 등가. I_N = V_Th / R_Th.

최대전력전달

P_max = V_Th² / (4R_Th) (R_L = R_Th일 때)

부하 저항이 내부 저항과 같을 때 부하에 최대 전력이 전달된다. 이때 효율은 50%.

💡 테브난·노턴 → 실전 활용

①테브난/노턴은 복잡한 회로를 단순 등가로 축소하는 도구

②최대전력은 R_L = R_Th일 때 — 테브난 등가를 먼저 구해야 풀 수 있다

밀만의 정리

V = (Σ Vₖ/Zₖ) / (Σ 1/Zₖ)

여러 전압원+임피던스 가지가 한 노드에 병렬로 연결될 때 노드 전압을 한방에 계산.

체계적 해석법: 망전류법, 마디전압법, Δ-Y 변환

망전류법 (메시 해석)

각 메시에 순환전류 I_m 설정 → KVL로 연립방정식

장점: 메시 수만큼 방정식. 전류원이 있으면 슈퍼메시 사용. 평면 회로에만 적용 가능.

마디전압법 (노드 해석)

기준마디 설정 → 각 마디에 KCL 연립방정식

장점: (마디 수−1)개 방정식. 전압원이 있으면 슈퍼노드 사용. 비평면 회로도 가능.

🔄 회로 변환의 핵심 도구

①망전류법·마디전압법은 연립방정식으로 푸는 체계적 방법

②Δ-Y 변환은 브리지 회로처럼 직·병렬로 안 풀리는 회로에서 필수

Δ → Y 변환

R_a = R_ab R_caR_ab + R_bc + R_ca

Δ(삼각) 결선을 Y(성형)으로 변환. 평형 시 R_Y = R_Δ/3.

Y → Δ 변환

R_ab = R_a R_b + R_b R_c + R_c R_aR_c

Y 결선을 Δ로 변환. 평형 시 R_Δ = 3R_Y. 분모가 '맞은편 저항'이라는 점이 핵심.

💡 해석법 선택 가이드

①전원이 여러 개 → 중첩의 정리 또는 마디전압법/메시전류법

②특정 부하의 전류/전력만 필요 → 테브난/노턴 등가

③병렬 전원+임피던스 → 밀만의 정리가 가장 빠르다

④브리지(비평형) → Δ-Y 변환 후 직병렬 합성

행렬 해석과 과도현상 기초

Z 행렬 (임피던스 파라미터)

V₁ = Z₁₁I₁ + Z₁₂I₂, V₂ = Z₂₁I₁ + Z₂₂I₂

Z₁₁: 포트1 구동점 임피던스(I₂=0), Z₁₂: 전달 임피던스. 상반회로이면 Z₁₂=Z₂₁.

Y 행렬 (어드미턴스 파라미터)

I₁ = Y₁₁V₁ + Y₁₂V₂, I₂ = Y₂₁V₁ + Y₂₂V₂

[Y] = [Z]⁻¹. Y₁₁: 포트1 구동점 어드미턴스(V₂=0). 4단자망 해석의 기초.

⏱️ 행렬에서 과도현상으로

①Z/Y 행렬은 다(多)포트 회로의 정상상태 해석 도구

②과도현상은 스위치 ON/OFF 순간의 시간 영역 해석 — 시정수 τ가 핵심

RL 직렬 과도응답

i(t) = VR(1 − e^−t/τ), τ = LR

DC 전원 인가 시 전류가 지수적으로 증가. τ(시정수) = 최종값의 63.2% 도달 시간.

RC 직렬 과도응답

v_C(t) = V(1 − e^−t/τ), τ = RC

커패시터 전압이 지수적으로 증가. 5τ 후 최종값의 99.3% 도달 (실질 정상상태).

⚡ 시정수 핵심

①시정수 τ: RL회로 = L/R, RC회로 = RC — 단위가 [초]임을 확인

②1τ = 63.2%, 2τ = 86.5%, 3τ = 95.0%, 5τ ≈ 99.3% (정상상태 판정)

③L이 크거나 R이 작으면 τ↑ → 천천히 변한다 (관성이 크다)

시험 포인트 총정리

테브난 · 노턴

V_Th = V_oc, R_Th = V_ocI_sc, I_N = I_sc

V_Th + R_Th 직렬 ↔ I_N ∥ R_N 병렬 (상호 변환 가능)

최대전력 · Δ-Y

P_max = V_Th²4R_Th (R_L = R_Th), R_Y = R_Δ3

최대전력 효율 = 50%. 평형 Δ-Y: R_Δ = 3R_Y.

시정수

RL: τ = LR, RC: τ = RC

1τ=63.2%, 5τ≈99.3%(정상상태)

🎯 시험 포인트

①테브난 R_Th 구하기: 모든 독립전원 OFF 후(V원→단락, I원→개방) 단자 등가저항

②노턴↔테브난: I_N = V_Th/R_Th, R_N = R_Th

③최대전력전달 시 효율 = 50% — "전력 최대 ≠ 효율 최대"

④중첩정리: V원 OFF=단락, I원 OFF=개방 — 전력은 중첩 불가!

⑤밀만: 분모=ΣY, 분자=Σ(V·Y) — 병렬 전원 노드 전압 한방 계산

⑥Δ-Y 변환: Δ→Y는 분모가 Δ세 저항의 합, Y→Δ는 분모가 맞은편 Y 저항

⑦Z/Y 행렬: 상반회로이면 Z₁₂=Z₂₁, [Y]=[Z]⁻¹

⑧시정수: RL→τ=L/R, RC→τ=RC, 1τ=63.2%, 5τ≈정상상태